Is é Transistor Outline (TO) cineál pacaiste transistor atá deartha chun cruthú leadóga agus suiteáil ar dhroichead.
Mar gheall ar an bhfíschánáil, is féidir le dust nó fíochacht dul isteach faoi shondasanna sealaithe a bheith in ann feidhmíocht an táirge a mhaithiú, ag athrú go díreach ar an bealach optúil agus mar sin cinntithe as malairtí. Mar sin, is ríthábhachtach tástáil ar bhurste le speictreamaítre mhaiséile héilim ó leith na dTáirgtheoireachta, mar shampla tástáil ar bhurste ar shioláil an bhogoinn.
Mar gheall ar an méid beag de chip lasair bhfíschánáilte agus ar an neamh-inneacsacht chun é a ghaothóireacht nó a líonadh go díreach le héilim, de ghnáth úsáideann tástáil bhurste TO le speictreamaítre mhaiséile héilim an modh brú ar ais, modh simplí agus oiriúnach. Cuirtear an bogán optúil pacaighthe i gcoimeádán ag brú áirithe, agus cuirtear héilim isteach chun é a dhromchomhbhrú. Tar éis dó an bhrú a choimeád ar feadh tréimhse sonraí, téann sé amach agus aistrionn sé go coimeádán vacaim (tángála tástála burste) nasctha le deteagar héilim chun tástáil a dhéanamh ar bhurst. Deimhníonn tástáil uathoibríoch an bhfuil feidhmneacht airtightness ag an bhfoghainn.
Guangzhou Minder-Hightech Co.,Ltd.
Cóipcheart © Guangzhou Minder-Hightech Co., Ltd. Gach ceart ar cosaint.
EN
AR
BG
CS
DA
NL
FI
FR
DE
EL
IT
KO
NO
PL
PT
RO
RU
ES
SV
TL
IW
ID
LT
SR
SL
UK
VI
ET
HU
TH
TR
FA
AF
MS
GA
IS
HY
AZ
KA
